我校信息科學(xué)與工程學(xué)院集成電路團(tuán)隊(duì)提出一種具有超低導(dǎo)通電阻的橫向雙擴(kuò)散金屬氧化物場(chǎng)效應(yīng)晶體管（LDMOS）器件結(jié)構(gòu)，在保證器件工藝兼容性的前提下，實(shí)現(xiàn)了擊穿電壓和導(dǎo)通電阻的同步提升，綜合性能達(dá)到世界先進(jìn)水平。近日，相關(guān)成果以“An Ultralow Ron,sp Accumulation LDMOS with High Process and Application Compatibility”為題發(fā)表于功率器件領(lǐng)域頂級(jí)期刊IEEE Electron Device Letters，論文第一單位為濟(jì)南大學(xué)信息科學(xué)與工程學(xué)院、山東省泛在智能計(jì)算重點(diǎn)實(shí)驗(yàn)室（籌），李陽(yáng)教授為通訊作者，張春偉為第一作者。

LDMOS具有耐壓能力強(qiáng)、電流密度大、可集成的優(yōu)點(diǎn)，是電源管理芯片、驅(qū)動(dòng)芯片等高壓集成電路不可或缺的核心元器件，對(duì)相關(guān)芯片的性能具有關(guān)鍵性影響，廣泛應(yīng)用于各類電氣設(shè)備的電源系統(tǒng)，對(duì)我國(guó)能源轉(zhuǎn)換效率和節(jié)能減排具有重要作用，其關(guān)鍵核心技術(shù)研究受到了學(xué)術(shù)界和產(chǎn)業(yè)界的廣泛關(guān)注。該工作針對(duì)LDMOS的耐壓能力和導(dǎo)通電阻兩大相互制約的關(guān)鍵指標(biāo)，提出了一種同步優(yōu)化改進(jìn)的設(shè)計(jì)技術(shù)。

團(tuán)隊(duì)針對(duì)LDMOS器件漂移區(qū)摻雜濃度使器件耐壓能力和導(dǎo)通電阻此消彼漲、無(wú)法同時(shí)提升的關(guān)鍵問(wèn)題，提出利用感應(yīng)電荷代替雜質(zhì)電離電荷控制器件載流子和電場(chǎng)分布的策略，通過(guò)引入連接系統(tǒng)VDD的積累電極控制浮空感應(yīng)場(chǎng)板，使其在器件耐壓狀態(tài)下感應(yīng)負(fù)電荷、調(diào)制電場(chǎng)分布，在器件導(dǎo)通狀態(tài)下感應(yīng)正電荷、感應(yīng)增加漂移區(qū)載流子濃度，從而實(shí)現(xiàn)器件的擊穿電壓和導(dǎo)通電阻同步提升，突破了耐壓能力和導(dǎo)通電阻相互制約的問(wèn)題?；?00V耐壓等級(jí)的LDMOS實(shí)驗(yàn)結(jié)果顯示，器件在關(guān)態(tài)下實(shí)現(xiàn)了均勻的電場(chǎng)分布，耐壓能力提升11.7%，同時(shí)，器件工作于VDD= 600V系統(tǒng)的導(dǎo)通電阻降低了60.1%，器件綜合性能（FOM）提升211.1%達(dá)到世界先進(jìn)水平。該新型器件結(jié)構(gòu)與現(xiàn)有制備工藝完全兼容，同時(shí)也與系統(tǒng)應(yīng)用兼容，相比其他技術(shù)在成本和兼容性方面具有明顯的優(yōu)勢(shì)，對(duì)未來(lái)功率器件發(fā)展具有重要推動(dòng)作用。

超低導(dǎo)通電阻積累型LDMOS器件結(jié)構(gòu)示意圖

耐壓能力和導(dǎo)通電阻測(cè)試結(jié)果

濟(jì)南大學(xué)集成電路團(tuán)隊(duì)主要開展功率半導(dǎo)體器件、神經(jīng)形態(tài)器件、憶阻器、柔性傳感器、模擬集成電路、智能感知系統(tǒng)等新型器件、電路及系統(tǒng)研究。該工作得到了國(guó)家自然科學(xué)基金、山東省泰山學(xué)者人才工程、山東省高等學(xué)校青年創(chuàng)新團(tuán)隊(duì)等項(xiàng)目的支持。

撰稿：張春偉      編輯：劉孟頔      編審：張偉